• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>International Symposium on Plasma Processing XIII, May 14-19, 2000, Toronto, Canada >ETCHING OF VIAS AND TRENCHES THROUGH LOW k DIELECTRICS WITH FEATURE SIZES DOWN TO 0.1 μm USING M0RI~(TM) HIGH DENSITY PLASMAS
【24h】

ETCHING OF VIAS AND TRENCHES THROUGH LOW k DIELECTRICS WITH FEATURE SIZES DOWN TO 0.1 μm USING M0RI~(TM) HIGH DENSITY PLASMAS

机译：使用M0RI〜（TM）高密度等离子体通过特征尺寸低至0.1μm的低k介电层蚀刻通孔和​​沟槽

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper demonstrates that a MORI~(TM) high density plasma etch system is well suited to the etching of low k dielectrics deposited either by spin-on, CVD or PECVD methods. The inherent flexibility of the MORI~(TM) approach allows the etching of each layer of the dielectric stack to be separately optimised. Results are presented for a range of low k materials including Flowfill~(TM), HOSP~(TM) and CORAL~(TM) at feature sizes down to ～0.1 μm and k values down to ～2.4. The conditions for the photoresist and polymer strip are shown to have no significant affect on either the k value or the etched profile. According to the 1999 ITRS Roadmap these types of low k structures are planned for production around 2004.
机译：本文证明了MORI〜（TM）高密度等离子体刻蚀系统非常适合刻蚀通过旋涂，CVD或PECVD方法沉积的低k电介质。 MORITM方法的固有灵活性允许分别优化电介质堆叠的每一层的蚀刻。给出了一系列低k材料的结果，这些特征包括Flowfill〜（TM），HOSP〜（TM）和CORAL〜（TM），特征尺寸低至〜0.1μm，k值低至〜2.4。示出了光致抗蚀剂和聚合物条的条件对k值或蚀刻轮廓都没有显着影响。根据1999年ITRS路线图，计划在2004年左右生产这些类型的低k结构。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号