CMOS集成电路

摘要： 浙江省CMOS集成电路成套工艺与设计、浙江省智能感知技术创新中心日前在杭州揭牌。杭州市委副书记、市长刘忻,中国科学院院士、浙江大学校长吴朝晖,省科技厅厅长高鹰忠出席并讲话,杭州市委常委、副市长胥伟华主持揭牌仪式,省科技厅副厅长周土法宣读有关文件。

摘要： 6月13日,浙江省技术创新中心揭牌成立仪式举行,省CMOS集成电路成套工艺与设计技术创新中心、省智能感知技术创新中心正式落地杭州。杭州市委副书记、市长刘忻,浙江省科技厅厅长高鹰忠,中国科学院院士、浙江大学校长吴朝晖出席仪式并讲话。杭州市委常委、副市长胥伟华,中国工程院院士吴汉明,省市相关部门负责人等与会。

摘要： 该文介绍了一种工作于毫米波频段的宽中频(IF)下变频器.该下变频器基于无源双平衡的设计架构,片上集成了射频(RF)和本振(LO)巴伦.为了优化无源下变频器的增益、带宽和隔离度性能,电路设计中引入了栅极感性化技术.测试结果表明,该下变频器的中频带宽覆盖0.5～12?GHz.在频率为30?GHz、幅度为4?dBm的LO信号驱动下,电路的变频增益为–8.5～–5.5?dB.当固定IF为0.5?GHz、LO幅度为4?dBm时,变频增益随25～45?GHz的RF信号在–7.9～–5.9?dB范围内变化,波动幅度为2?dB.LO-IF,?LO-RF,?RF-IF的隔离度测试结果分别优于42,?50,?43?dB.该下变频器芯片采用TSMC?90?nm?CMOS工艺设计,芯片面积为0.4?mm2.

摘要： 为了满足毫米波雷达或通信系统对更高发射功率的需求,基于65 nm Bulk Si CMOS工艺制程设计了一款Ka频段功率放大器.该功率放大器工作于30～32 GHz,采用了共源共栅差分对结构的两级放大单元,使用中和电容增强电路的稳定性,并以变压器为基础设计实现了片上无源阻抗匹配网络.经过测试,该功率放大器在工作频段内的最大输出功率为16.3 dBm.当功率放大器过驱动时,其最大功率附加效率为16.9％,-1 dB压缩点为13.2 dBm,功率增益为23.6 dB.这种功率放大器芯片在功率增益和芯片面积利用率方面具有优势,为硅基毫米波功率放大器提供了一种可行的高功率输出的设计实例.

摘要： 前段时间,以彭练矛为首的北大科研团队传出喜讯,在以石墨烯为基础的碳基领域取得了突破,不仅掌握了整套碳基CMOS集成电路无掺杂的制备技术,而且还制作出了栅长达5nm工艺的碳晶体管,尺寸方面比肩市场上主流的硅基晶体管。这无疑是一项中国式“奇迹”,因为中科院的8英寸石墨烯已经让我们领跑全球了,如今的碳基技术更是展开了碳基芯片的蓝图,其他各国只能望其项背。

摘要： 对现阶段的集成电路芯片制造进行分析,会发现占据主导地位的工艺技术是体硅CMOS半导体工艺技术,分析此种技术的利用要点,明确其技术应用中需要重点关注的内容有突出的现实价值.就现阶段掌握的资料来看,CMOS集成电路在具体利用的过程中会因为辐射出现各种问题,这些问题会导致设备运行或者是状态的异常,因此需要对相关问题进行解决.总的来讲,为了有效解决辐射所引发的问题,在进行CMOS集成电路制作的过程中对其进行加固有突出的现实价值,因此本文分析CMOS集成电路抗辐射加固技术,旨在为现实工作开展提供指导和帮助.

摘要： 介绍了一种新型CMOS栅极自举开关电路。该电路适用于14位250MHz采样频率的A/D转换器。在传统栅极自举开关上增加一个单元，可以有效地克服采样电路导通时寄生电容变化引入的非线性失真，提高采样精度。

摘要： 介绍了一种新型CMOS栅极自举开关电路。该电路适用于14位250MHz采样频率的A/D转换器。在传统栅极自举开关上增加一个单元，可以有效地克服采样电路导通时寄生电容变化引入的非线性失真，提高采样精度。

摘要： 介绍了一种新型CMOS栅极自举开关电路。该电路适用于14位250MHz采样频率的A/D转换器。在传统栅极自举开关上增加一个单元，可以有效地克服采样电路导通时寄生电容变化引入的非线性失真，提高采样精度。

摘要： 介绍了一种新型CMOS栅极自举开关电路。该电路适用于14位250MHz采样频率的A/D转换器。在传统栅极自举开关上增加一个单元，可以有效地克服采样电路导通时寄生电容变化引入的非线性失真，提高采样精度。

摘要： 介绍了一种新型CMOS栅极自举开关电路。该电路适用于14位250MHz采样频率的A/D转换器。在传统栅极自举开关上增加一个单元，可以有效地克服采样电路导通时寄生电容变化引入的非线性失真，提高采样精度。

摘要： 随着不断缩小的工艺尺寸，以NBTI为主导的老化因素对VLSI器件寿命的影响尤为突出。针对老化引起的时序违规，提出一种抗老化的结构设计：TFM-CBILBO。在一种BIST结构——并发内建逻辑块观察器的基础上，复用其中原本不工作的时序单元，根据电路老化程度切换工作模式，有效防止时序违规的发生。在UMC0.18μm工艺下进行实验，结果表明，TFM-CBILBO面积开销为20.50%～3.2％，相比非时序拆借方案时延开销降低40.0％～71.6％。

摘要： 随着不断缩小的工艺尺寸，以NBTI为主导的老化因素对VLSI器件寿命的影响尤为突出。针对老化引起的时序违规，提出一种抗老化的结构设计：TFM-CBILBO。在一种BIST结构——并发内建逻辑块观察器的基础上，复用其中原本不工作的时序单元，根据电路老化程度切换工作模式，有效防止时序违规的发生。在UMC0.18μm工艺下进行实验，结果表明，TFM-CBILBO面积开销为20.50%～3.2％，相比非时序拆借方案时延开销降低40.0％～71.6％。

摘要： 随着不断缩小的工艺尺寸，以NBTI为主导的老化因素对VLSI器件寿命的影响尤为突出。针对老化引起的时序违规，提出一种抗老化的结构设计：TFM-CBILBO。在一种BIST结构——并发内建逻辑块观察器的基础上，复用其中原本不工作的时序单元，根据电路老化程度切换工作模式，有效防止时序违规的发生。在UMC0.18μm工艺下进行实验，结果表明，TFM-CBILBO面积开销为20.50%～3.2％，相比非时序拆借方案时延开销降低40.0％～71.6％。

摘要： 随着不断缩小的工艺尺寸，以NBTI为主导的老化因素对VLSI器件寿命的影响尤为突出。针对老化引起的时序违规，提出一种抗老化的结构设计：TFM-CBILBO。在一种BIST结构——并发内建逻辑块观察器的基础上，复用其中原本不工作的时序单元，根据电路老化程度切换工作模式，有效防止时序违规的发生。在UMC0.18μm工艺下进行实验，结果表明，TFM-CBILBO面积开销为20.50%～3.2％，相比非时序拆借方案时延开销降低40.0％～71.6％。

摘要： 随着不断缩小的工艺尺寸，以NBTI为主导的老化因素对VLSI器件寿命的影响尤为突出。针对老化引起的时序违规，提出一种抗老化的结构设计：TFM-CBILBO。在一种BIST结构——并发内建逻辑块观察器的基础上，复用其中原本不工作的时序单元，根据电路老化程度切换工作模式，有效防止时序违规的发生。在UMC0.18μm工艺下进行实验，结果表明，TFM-CBILBO面积开销为20.50%～3.2％，相比非时序拆借方案时延开销降低40.0％～71.6％。

摘要： 本发明涉及在管芯(402)上制造集成电路(404)的方法，其中管芯(402)形成包括多个通过划片通道(403)相互分离的管芯的晶片(401)的可分离部分。本方法包含下述步骤，即在至少其中一个划片通道(403)上施加金属化图形(407)，以形成包含至少一个作为集成电路(404)的一部分的通信总线电路(405)的通信总线。在紧接的下一步骤中，集成电路(404)依据预定的测试方法进行测试，该测试方法使用通信总线电路(405)与集成电路(404)通信。在接下来的步骤中，管芯(402)被从晶片(401)上分离。通信总线电路(405)被设计为在晶片测试模式以及功能性模式下都可以通信。在集成电路(404)的测试过程中，它在晶片测试模式下通信。本发明还涉及利用该制造方法获得的集成电路(404)，包含利用该制造方法获得的集成电路(404)的晶片(401)，以及包含利用该制造方法获得的集成电路(404)的系统。

摘要： 本发明公开了一种提高CMOS晶体管抗辐照的方法、CMOS晶体管及集成电路，属于集成电路制备技术领域。本发明CMOS晶体管的N型晶体管和P型晶体管的侧墙所选用的材料不同，具体为：N型MOS场效应晶体管的侧墙选用辐照后表现为不俘获电子的介质材料，而P型MOS场效应晶体管的侧墙则选用辐照后表现为不俘获空穴的介质材料。本发明CMOS晶体管及集成电路的制备与常规CMOS工艺兼容，可有效提高抗辐照特性，且不增加额外的费用。

摘要： 提供一种具有操作速度补偿功能的金属氧化物半导体(MOS)晶体管电路。通过响应于电源的波动而动态地改变MOS晶体管(P1)的基底偏压来补偿MOS晶体管(P1)的电流性能的降低，因此自动稳定操作速度。NMOS晶体管(N2)产生响应于电源电压的波动程度而改变的电流(I2)，然后所述电流(I2)经由电阻器(R3)被转换为电压以向MOS晶体管(P1)的基底(后栅极)施加正向偏压。当由于电源电压的降低而降低MOS晶体管(P1)的电流性能时，自动执行调整以降低MOS晶体管的门限电压，因此可以补偿操作速度。

摘要： 本发明实施例公开了一种集成硅微麦克风与CMOS集成电路的芯片及其制作方法，所述芯片以硅晶圆为基片，硅晶圆一表面划分为两个区域：CMOS集成电路区域和硅微麦克风区域，其中，所述硅微麦克风区域包括两个或更多个MEMS声换能器，MEMS声换能器之间以并联、串联或者差分的方式彼此互联，并且MEMS声换能器之间以及MEMS声换能器与CMOS集成电路之间通过片内的电连接通路实现电气连接。本发明实施例一方面相对于多片集成方式可以显著提升MEMS麦克风整体性能、尺寸和功耗，另一方面相对于仅集成单个MEMS声换能器的芯片，能够提高MEMS麦克风的总信噪比增益。

摘要： 本发明涉及在管芯(402)上制造集成电路(404)的方法，其中管芯(402)形成包括多个通过划片通道(403)相互分离的管芯的晶片(401)的可分离部分。本方法包含下述步骤，即在至少其中一个划片通道(403)上施加金属化图形(407)，以形成包含至少一个作为集成电路(404)的一部分的通信总线电路(405)的通信总线。在紧接的下一步骤中，集成电路(404)依据预定的测试方法进行测试，该测试方法使用通信总线电路(405)与集成电路(404)通信。在接下来的步骤中，管芯(402)被从晶片(401)上分离。通信总线电路(405)被设计为在晶片测试模式以及功能性模式下都可以通信。在集成电路(404)的测试过程中，它在晶片测试模式下通信。本发明还涉及利用该制造方法获得的集成电路(404)，包含利用该制造方法获得的集成电路(404)的晶片(401)，以及包含利用该制造方法获得的集成电路(404)的系统。

摘要： 本发明公开了一种提高CMOS晶体管抗辐照的方法、CMOS晶体管及集成电路，属于集成电路制备技术领域。本发明CMOS晶体管的N型晶体管和P型晶体管的侧墙所选用的材料不同，具体为：N型MOS场效应晶体管的侧墙选用辐照后表现为不俘获电子的介质材料，而P型MOS场效应晶体管的侧墙则选用辐照后表现为不俘获空穴的介质材料。本发明CMOS晶体管及集成电路的制备与常规CMOS工艺兼容，可有效提高抗辐照特性，且不增加额外的费用。

摘要： 本申请公布了一种CMOS放大器电路及在射频识别的应用及包含该电路的集成电路。在硅衬底上布置有CMOS晶体管。所述基于射频识别应用的CMOS放大器由差分结构三级放大器单元构成，所述差分结构三级放大器单元输入级由折叠共源共栅结构组成，所述差分结构三级放大器单元中间级由密勒CMOS跨导放大器构成，所述基于射频识别应用的CMOS放大器连接宽摆幅电流镜，构成直流偏置电路。所述直流偏置电路通过改变电流镜参考电流，实现最佳偏置目的。本申请还公布了一种集成电路。本申请提供的基于射频识别应用的CMOS放大器，具有高增益、高线性度、高稳定性以及紧凑型电路尺寸等优点，适用于射频识别应用中。

摘要： 可重构神经电路包括处理节点的阵列。每个处理节点包括：具有仅一个输入和输出的单个物理神经元电路；具有突触前输入的单个物理突触电路；以及耦接到所述神经元电路的输入的单个物理输出；权重存储器，用于存储N个突触电导值或具有耦接到所述单个物理突触电路的输出的权重；单个物理尖峰定时相关塑性(STDP)电路，其具有耦接到所述权重存储器的输出；耦接到所述神经元电路的输出的第一输入；以及耦接到所述突触前输入的第二输入；以及互连电路，其连接到所述突触前输入并连接到所述单个物理神经元电路的输出。突触电路和STDP电路都是时分复用电路。每个相应处理节点中的互连电路耦接到每个其他处理节点中的互连电路。

摘要： 本申请公布了一种基于射频识别应用的CMOS放大器电路及包含该电路的集成电路。在硅衬底上布置有CMOS晶体管。所述基于射频识别应用的CMOS放大器由差分结构三级放大器单元构成，所述差分结构三级放大器单元输入级由折叠共源共栅结构组成，所述差分结构三级放大器单元中间级由密勒CMOS跨导放大器构成，所述基于射频识别应用的CMOS放大器连接宽摆幅电流镜，构成直流偏置电路。所述直流偏置电路通过改变电流镜参考电流，实现最佳偏置目的。本申请还公布了一种集成电路。本申请提供的基于射频识别应用的CMOS放大器，具有高增益、高线性度、高稳定性以及紧凑型电路尺寸等优点，适用于射频识别应用中。

摘要： 本实用新型公开了一种集成硅微麦克风与CMOS集成电路的芯片，所述芯片以硅晶圆为基片，硅晶圆一表面划分为两个区域：CMOS集成电路区域和硅微麦克风区域，其中，所述硅微麦克风区域包括两个或更多个MEMS声换能器，MEMS声换能器之间以并联、串联或者差分的方式彼此互联，并且MEMS声换能器之间以及MEMS声换能器与CMOS集成电路之间通过片内的电连接通路实现电气连接。本实用新型一方面相对于多片集成方式可以显著提升MEMS麦克风整体性能、尺寸和功耗，另一方面相对于仅集成单个MEMS声换能器的芯片，能够提高MEMS麦克风的总信噪比增益。