微波单片集成电路

摘要： 介绍了一款V波段超宽带放大器芯片,采用GaAs pHEMT工艺制作。该芯片具有超宽带、高增益、高效率、小尺寸等优点,主要用于射频信号放大。微波在片测试系统对该芯片实际测试结果显示,在50 GHz~66 GHz范围内,小信号增益24 dB~26 dB,1 dB压缩输出功率大于18 dBm,电流小于120 mA,带内输入/输出电压驻波比小于1.4:1,芯片尺寸为3.20 mm×1.40 mm×0.07 mm。

摘要： 为了满足毫米波雷达或通信系统对更高发射功率的需求,基于65 nm Bulk Si CMOS工艺制程设计了一款Ka频段功率放大器.该功率放大器工作于30～32 GHz,采用了共源共栅差分对结构的两级放大单元,使用中和电容增强电路的稳定性,并以变压器为基础设计实现了片上无源阻抗匹配网络.经过测试,该功率放大器在工作频段内的最大输出功率为16.3 dBm.当功率放大器过驱动时,其最大功率附加效率为16.9％,-1 dB压缩点为13.2 dBm,功率增益为23.6 dB.这种功率放大器芯片在功率增益和芯片面积利用率方面具有优势,为硅基毫米波功率放大器提供了一种可行的高功率输出的设计实例.

摘要： 对不同时代的单片微波集成电路(MMIC)的器件工艺发展和应用发展状况进行概况总结,并结合当前的研究与应用热点,重点分析以砷化镓(GaAs)、氮化镓(GaN)为代表的微波化合物固态器件和基于MMIC的异构异质集成新技术路径,并就今后发展的趋势做出展望.

摘要： 基于100 nm硅基氮化镓(GaN)工艺,本文设计并实现了一款工作频段为20～26 GHz且增益平坦的可变增益低噪声放大器(VGLNA).该放大器采用三级共源级级联来实现高增益,并通过调节第二、第三级的栅极偏置实现增益控制.测试结果表明,该放大器在工作频段内实现了超过20 dB的增益可变范围和±1.5 dB的增益平坦度,在增益可变范围内功耗为126 mW至413 mW.在最大增益状态下,该放大器在整个频段内可实现大于20 dB的小信号增益且噪声系数(NF)为2.95 dB至3.5 dB,平均输出1dB压缩点(OP1dB)约为14.5 dBm.该芯片的面积为2 mm2.

摘要： 本次设计采用0.25 um GaAs E-Mode pHEMT工艺,利用ADS仿真软件设计了一款工作在2 GHz～4.2 GHz的MMIC低噪声放大器(Low Noise Amplifier,LNA).该放大器采用单电源供电的两级放大结构,通过在晶体管源极加入高精度的小电感负反馈元件改善输入回波损耗,以及采用栅极与漏极之间并联RCL负反馈的结构改善增益平坦度和拓宽带宽.仿真结果表明,在2 GHz～4.2 GHz频带内,增益大于30.7 dB,增益平坦度为±0.282 dB,噪声系数小于1.524 dB,输出1 dB压缩点大于16 dBm,输入输出回波损耗均大于16 dB,芯片面积为0.94×1.05 mm2.

摘要： 为提高GaAs Au/Pt/Ti栅PHEMT MMIC放大器耐氢气的能力,提出了在PHEMT栅上加厚SiN钝化层的方法,并通过高温加速氢气试验验证了该方法的有效性.耗尽型D管的钝化层由150nm加厚到300 nm后,在150°C加速下,耐氢气浓度和耐受时间由原来的14000×10-6、40 h提升到30000×10-6、110 h(电流还未出现明显下降),耐氢能力得到了明显提升.为了维护管子的微波性能,增强型E管采用多层SiN钝化,总厚度加厚到600 nm后,在150°C加速下,耐氢气浓度和耐受时间可达到20000×10-6、115 h(电流还未出现明显下降),满足实际应用要求.

摘要： 采用SiC衬底0.25 μm AlGaN/GaN高电子迁移率晶体管工艺,研制了一款S波段GaN单片微波集成电路(MMIC)Doherty功率放大器,在回退的工作状态下仍可以保持较高的效率,可用于小型基站.为减小芯片尺寸,采用无源集总元件替代四分之一阻抗变换线;在输入端没有采用功分器加相位补偿线的结构,而是设计了一种集总结构的电桥来提高集成度.脉冲测试表明,在3～3.2 GHz频率范围内,饱和输出功率大于10 W,在回退6 dB处的功率附加效率(PAE)为38％,芯片尺寸为4.0 mm×2.4 mm.

摘要： 微波单片集成电路主要应用于无线通讯、雷达、电子对抗等领域,近年随着装备发展对微波器件需求越来越大,其可靠性保证要求也越来越高,而目前单片有源微波器件在国内还处于起步阶段,相关的检测试验技术方法欠缺.针对这一问题,本文开展有源微波器件测试技术研究,以微波放大器、射频开关、微波振荡器等几类典型器件为例介绍回波损耗、1dB压缩点、单边带相位噪声等主要微波特性参数的测试方法.

摘要： 本文报告了微波单片集成电路(MMIC)在产业和科研两方面的主要进展和发展趋势,分析了大规模应用和高端应用两种不同的技术发展驱动.重点对砷化镓MMIC,硅基MMIC,宽禁带半导体,毫米波高端技术,窄禁带半导体及三维集成等热点作了描述并报告了国内南京电子器件研究所和单片集成电路与模块国家级重点实验室的相应进展情况.

摘要： 基于微波单片集成电路(MMIC)和微机电系统(MEMS)的单片化技术是实现电子系统微型化的关键。但单片化所带来的高电路密度问题,使系统及电路设计中的电磁兼容(EMC)问题、结构及热设计问题变得更加突出.文章在系统的电磁兼容设计中引入了有限元法,通过实例分析证明了该方法的有效性。

摘要： 本文设计了一种宽带高镜像抑制能力的MMIC混频器.其射频RF的工作频率在32GHz到38Ghz之间,本振LO工作在15GHz到20GHz频带之间,中频IF的工作范围从DC直流到3GHz.该镜像抑制混频器由两个谐波混频器,一个功分器以及一个90°兰格电桥(Lange Coupler)组成,具有两个中频端口(IF1、IF2分别对应IQ正交信号).该混频器均可实现上变频和下变频.采用0.15μm pHEMT的WIN半导体工艺,芯片面积为1.56mm×1.39mm.测试结果表明:在工作频带内,典型变频损耗小于14.5dB,镜像抑制大于30dB,射频输入功率P_1dB为0dBm.该混频器单片结构紧凑,性能良好,非常有利于作为单个器件使用或者集成到TR收发组件中.

摘要： 本文设计了一种宽带高镜像抑制能力的MMIC混频器.其射频RF的工作频率在32GHz到38Ghz之间,本振LO工作在15GHz到20GHz频带之间,中频IF的工作范围从DC直流到3GHz.该镜像抑制混频器由两个谐波混频器,一个功分器以及一个90°兰格电桥(Lange Coupler)组成,具有两个中频端口(IF1、IF2分别对应IQ正交信号).该混频器均可实现上变频和下变频.采用0.15μm pHEMT的WIN半导体工艺,芯片面积为1.56mm×1.39mm.测试结果表明:在工作频带内,典型变频损耗小于14.5dB,镜像抑制大于30dB,射频输入功率P_1dB为0dBm.该混频器单片结构紧凑,性能良好,非常有利于作为单个器件使用或者集成到TR收发组件中.

摘要： 本文设计了一种宽带高镜像抑制能力的MMIC混频器.其射频RF的工作频率在32GHz到38Ghz之间,本振LO工作在15GHz到20GHz频带之间,中频IF的工作范围从DC直流到3GHz.该镜像抑制混频器由两个谐波混频器,一个功分器以及一个90°兰格电桥(Lange Coupler)组成,具有两个中频端口(IF1、IF2分别对应IQ正交信号).该混频器均可实现上变频和下变频.采用0.15μm pHEMT的WIN半导体工艺,芯片面积为1.56mm×1.39mm.测试结果表明:在工作频带内,典型变频损耗小于14.5dB,镜像抑制大于30dB,射频输入功率P_1dB为0dBm.该混频器单片结构紧凑,性能良好,非常有利于作为单个器件使用或者集成到TR收发组件中.

摘要： 本文设计了一种宽带高镜像抑制能力的MMIC混频器.其射频RF的工作频率在32GHz到38Ghz之间,本振LO工作在15GHz到20GHz频带之间,中频IF的工作范围从DC直流到3GHz.该镜像抑制混频器由两个谐波混频器,一个功分器以及一个90°兰格电桥(Lange Coupler)组成,具有两个中频端口(IF1、IF2分别对应IQ正交信号).该混频器均可实现上变频和下变频.采用0.15μm pHEMT的WIN半导体工艺,芯片面积为1.56mm×1.39mm.测试结果表明:在工作频带内,典型变频损耗小于14.5dB,镜像抑制大于30dB,射频输入功率P_1dB为0dBm.该混频器单片结构紧凑,性能良好,非常有利于作为单个器件使用或者集成到TR收发组件中.

摘要： 本文采用WIN的0.15μm GaAs PHEMT工艺设计了一款工作于14～14.5GHz的五位单片数字衰减器,采用了简易T型以及T型两种衰减结构,同时串联两个PHEMT用以增强关态时的隔离度.仿真显示插入损耗小于2.8dB,全态衰减附加相移小于±2.5°,实现了较低的附加相移,输入端口回波损耗优于15dB,输出端口回波损耗优于17dB,衰减精度小于±0.3dB.

摘要： 本文采用WIN的0.15μm GaAs PHEMT工艺设计了一款工作于14～14.5GHz的五位单片数字衰减器,采用了简易T型以及T型两种衰减结构,同时串联两个PHEMT用以增强关态时的隔离度.仿真显示插入损耗小于2.8dB,全态衰减附加相移小于±2.5°,实现了较低的附加相移,输入端口回波损耗优于15dB,输出端口回波损耗优于17dB,衰减精度小于±0.3dB.

摘要： 本文采用WIN的0.15μm GaAs PHEMT工艺设计了一款工作于14～14.5GHz的五位单片数字衰减器,采用了简易T型以及T型两种衰减结构,同时串联两个PHEMT用以增强关态时的隔离度.仿真显示插入损耗小于2.8dB,全态衰减附加相移小于±2.5°,实现了较低的附加相移,输入端口回波损耗优于15dB,输出端口回波损耗优于17dB,衰减精度小于±0.3dB.

摘要： 提供一种安装MMIC(微波单片集成电路)的衬底，包括：具有一电介质衬底和形成在所述衬底两侧上的金属箔图案的双金属箔电介质衬底(2)；安装在所述双金属箔电介质衬底(2)一侧上的作为高功率放大器的MMIC；以及附着到所述双金属箔电介质衬底(2)的另一侧的金属底盘(3)。所述双金属箔电介质衬底(2)具有多个通孔(2a)，作为金属箔图案的铜箔图案连续延伸以覆盖通孔(2a)的各个内表面以及所述电介质衬底的两侧，并且在通孔(2a)中填埋焊料。

摘要： 本发明提供了一种微波单片集成电路接地结构及其安装工艺，涉及微波单片集成电路领域，其结构包括MMIC芯片、金属腔体、电路板和DC针，DC针与金属腔体之间焊接，DC针与电路板之间焊接，所述金属腔体靠近电路板的一侧设有依次贯通的沉孔一、圆形通道和沉孔二，沉孔一、通道和沉孔二的中心位于同一条轴线上，沉孔一、通道、沉孔二共同将金属腔体内部和外部连通，沉孔一与通道之间形成台阶一，沉孔二与通道之间形成台阶二；DC针包括针头和针身，台阶一能够对针头进行限位，沉孔一内壁与针头之间形成焊料填充区；沉孔二内设有定位垫片，定位垫片中央设有用于针身通过的通孔。本发明解决了在DC针较多时DC针与电路板之间无法正确快速对位的问题。

摘要： 本发明公开了一种砷化镓基微波单片集成电路功率器件的制作方法，应用于GaAs pHEMT功率器件与电路半导体工艺中的后道工艺，该方法采用减薄研磨工艺降低衬底的厚度，采用纳米抛光液对外延结构的衬底进行化学机械抛光，采用溅射钛/镍合金的方法制作掩膜，使用ICP工艺进行深背孔刻蚀，采用减薄工艺制备出了厚度超薄、抛光面形貌优良的衬底，并配合ICP刻蚀工艺，制作出侧壁光滑的深孔结构；采用溅射钛/钨/金复合层金属的方法形成背金起镀层，之后电镀金形成背面金属，降低背面接地电阻，同时大大改善了电路的散热问题。

摘要： 本发明涉及集成电路技术领域，具体涉及一种适用于氮化镓微波单片集成电路的场板金属制备方法，包括如下步骤：在氮化镓微波单片集成电路芯片的二次介质Si

摘要： 本发明涉及一种微波单片集成电路中的金属布线层结构及其制备方法，属于集成电路技术领域。所述金属布线层结构设置在第一Si

摘要： 提供一种安装MMIC(微波单片集成电路)的衬底，包括：具有一电介质衬底和形成在所述衬底两侧上的金属箔图案的双金属箔电介质衬底(2)；安装在所述双金属箔电介质衬底(2)一侧上的作为高功率放大器的MMIC；以及附着到所述双金属箔电介质衬底(2)的另一侧的金属底盘(3)。所述双金属箔电介质衬底(2)具有多个通孔(2a)，作为金属箔图案的铜箔图案连续延伸以覆盖通孔(2a)的各个内表面以及所述电介质衬底的两侧，并且在通孔(2a)中填埋焊料。

摘要： 一种GaN微波单片集成电路的晶圆级封装工艺，涉及芯片封装技术领域，包括晶圆准备、晶圆正面工序、晶圆背面工序和封装工序，晶圆正面工序完成后进行晶圆封装工序，最后完成晶圆背面工序，所述封装工序包括以下步骤，降低了GaN基射频器件和微波单片集成电路的生产成本，性能方面由于去掉的传统封装工艺中键合引线环节，降低了在微波信号传输过程中损耗，有效提高了GaN基射频器件和微波单片集成电路性能，而且封装后的芯片体积更小并且大幅度提高了散热性能。

摘要： 本发明提供了一种微波单片集成电路接地结构及其安装工艺，涉及微波单片集成电路领域，其结构包括MMIC芯片、金属腔体、电路板和DC针，DC针与金属腔体之间焊接，DC针与电路板之间焊接，所述金属腔体靠近电路板的一侧设有依次贯通的沉孔一、圆形通道和沉孔二，沉孔一、通道和沉孔二的中心位于同一条轴线上，沉孔一、通道、沉孔二共同将金属腔体内部和外部连通，沉孔一与通道之间形成台阶一，沉孔二与通道之间形成台阶二；DC针包括针头和针身，台阶一能够对针头进行限位，沉孔一内壁与针头之间形成焊料填充区；沉孔二内设有定位垫片，定位垫片中央设有用于针身通过的通孔。本发明解决了在DC针较多时DC针与电路板之间无法正确快速对位的问题。

摘要： 本发明公开了一种晶圆及微波单片集成电路综合测试系统校准方法。在晶圆的表面制作MMIC的同时集成一组微带型校准校验件。当测量MMIC数量达到一设定值后，微波单片集成电路综合测试系统会控制探针自动移动至微带型校准校验件处，检测出此时系统通道插损误差及回波损耗是否在可接受范围内；并根据误差偏离值自动判断是否继续测试MMIC裸片还是进行系统校准后再进行MMIC裸片测试。由于微波单片集成电路综合测试系统的测试和校准过程均是在晶圆上进行的，因而克服了晶圆上MMIC测试过程中因待测件替换带来的测试时间浪费问题(待测晶圆与分立微带型校准件替换过程中需要浪费大量时间调整探针对准过程)，简化了校验件设计的同时最大限度保证系统校准数据的准确性。

摘要： 本实用新型公开了一种GaN微波单片集成电路的晶圆级封装结构，涉及芯片生产技术领域。包括晶圆底板以及在晶圆底板顶部等距阵列设置的多个芯片结构，所述芯片结构包括芯片集成电路，所述芯片集成电路的外部包裹有树脂保护层，所述树脂保护层的外部包覆有蒸发玻璃保护层，所述晶圆底板的背面固定连接有芯片电极，所述芯片电极与芯片集成电路电性连接。本实用新型通过GaN微波单片集成电路芯片结构的设计，其可先对GaN微波单片集成电路的晶圆上的芯片的封装，然后再进行切割，从而形成具有封装外壳的芯片集成电路，使得芯片拥有了封装外壳，其优点主要体现在降低了GaN微波单片集成电路的生产成本，同时实现晶圆级封装后，其体积较为微小。