Semiconductor Leading Edge Technologies, Inc.(Selete) 34, Miyukigaoka, Tsukuba-shi, Ibaraki-ken, 305-8501, Japan;
机译:GD和Si共掺杂对原子层沉积制备的HFO_2介电膜的带对准和电性能的影响
机译:通过在HfO_2高K电介质上进行原子层沉积或物理气相沉积制备的TiN金属栅极的热稳定性
机译:潜在栅极电介质应用原子层沉积方法沉积的Al_2O_3 / HfO_2和Al_2O_3 / ZrO_2双层的比较
机译:Al_2O_3,HFO_2的物理和电性能及其通过原子层沉积制备的合金薄膜65nm CMOS栅极电介质
机译:通过原子层沉积进行金属栅/高k电介质堆叠工程:材料问题和电性能。
机译:通过等离子体增强原子层沉积制备的硅氧氮薄膜的微结构化学光学和电学性质的测量
机译:膜厚对等离子增强原子层沉积制备AlN薄膜电性能的影响