矩阵乘法

摘要： 为了提升矩阵乘法的运算速度,优化运算性能,提出了一种基于并行计算的方法。采用OpenMP+MPI混合编程,选用华为鲲鹏处理器和PC机作为实验平台。其中MPI将分块后的小矩阵广播至每个进程,在每个进程中使用OpenMP进行矩阵相乘的运算,再使用MPI进行运算结果的聚集,最后显示时间性能等相关信息。分别选用PC机,单台和多台华为鲲鹏服务器,分配不同的进程数,对运算结果进行了相关性能的分析与总结。

摘要： 当今社会随着网络的发展和移动平台的应用,移动端的应用需求大量增加,数据需求增长迅猛,但是数据的相关处理却不能及时同步,因此产生了数据过载等情况。而推荐系统能够有针对性的处理这些难题,推荐算法则是系统中最重要的核心,一个推荐算法的优劣很大程度上影响了系统的运行效率。传统的几种推荐方式各自在某些方面存在一些局限性,而GRU同时考虑了时间的影响和item的特征,所以相比于传统的其他几种推荐方法表现会更好。同时通过结合一些矩阵分解的方式来进一步优化算法,以达到更好的效果。研究GRU算法在基于Session的推荐系统中的应用及优化方案,可以带动目前各主流电商等平台中相关技术的更新,对商家的销售策略制定提供强有力的数据支撑,对经济起到积极的刺激和推动作用。主要是对GRU算法在基于Session的推荐系统中的应用和优化进行分析和研究,以供相关专业人士进行参考和借鉴。

摘要： 传统的高性能线性代数计算库如BLAS需要开发者具备丰富的性能优化经验,使用困难。TensorFlow、Pytorch等AI框架提供了简单的开发接口,促进了机器学习应用的发展。这些AI框架大量进行线性代数计算,但是不清楚其是否针对线性代数计算进行了性能优化。设计了一组线性代数计算测试程序,评估了AI框架对的线性代数计算的优化程度。分析显示AI框架在计算图模型下可以有效去除冗余子表达式,但仍然缺少自动识别矩阵链最佳括号的相关优化。未来AI框架可以通过吸收现有高性能线性代数加速库的优化技术进一步提升性能。

摘要： 矩阵乘法是众多科学计算的核心,而向量化编程是提升其性能的主要手段之一。针对现有的向量化优化往往存在需要手工进行调优以及与硬件结构映射的问题,基于多面体编译器PPCG,在多面体模型中引入向量代码生成框架,提出了基于多面体模型的矩阵乘法向量代码生成框架。通过对矩阵乘法的向量化方案进行收益分析来确定向量化方案,指导应用框架的代码生成,基于该代码生成框架,有利于矩阵乘法的向量化快速优化。选取13个规模在64×64×64到1 024×1 024×1 024之间的矩阵乘法用例进行实验,结果表明,该框架能够正确生成向量化代码,与基础编译器ICC的自动向量化功能相比,应用该框架生成的向量化代码最高获得了5.09倍的加速和3.39倍的平均加速。

摘要： 问题驱动下的教学,是以学生为主体的教学模式,侧重于引导学生通过自主学习探索知识.文章讨论了线性代数教学的现状,从简单的实际例子出发,以问题驱动的方式探讨矩阵乘法运算所需要满足的运算规则,逐步将例子推广至两个矩阵乘法的定义;同时,也利用问题驱动的方式探讨了逆矩阵概念的教学.

摘要： 矩阵乘法是现代信号处理的基本运算,提高数据的并行处理能力对提升矩阵乘法的运算性能具有重要现实意义.文中在基于NoC多核系统中针对不同维度的矩阵乘法的密集型计算进行任务调度以及资源分配,实现了多种适应于不同矩阵乘法的映射方案,其峰值性能可达5078 MFLOPS.同时,文中设计的运算单元相对独立且可重构,对任意维度的矩阵乘法具有良好的扩展性和通用性,解决了通用矩阵乘法器在固定结构中受到I/O带宽和计算资源的限制而产生的运算效率较低和扩展性较差的缺陷.不同维度矩阵乘法的实验结果分析证实了文中设计的运算性能和正确性.

摘要： 为了更好地使用编码计算提高分布式机器学习算法运行效率,需要对大规模矩阵乘法的编码计算方案性能开销进行充分的研究.该文考察了面向大规模矩阵乘法的编码计算方案的任务完成时间,同时也考虑了所有参与分布式计算的节点总的计算开销,给出了各个工作节点完成计算任务的时间,均匀分布场景下总的任务完成时间和集群机器总的计算时间的表达式,对比分析了3种编码方案的性能,并通过实验对比了不同情况对任务完成时间与计算节点总计算开销影响,提出了一个启发式算法,提供了不同编码计算方案的选择依据.

摘要： "三教"改革背景下对教师的教学设计提出了更高要求.在矩阵乘法的教学设计中推陈出新,采用了先通过实例创设情境引出本次课重点内容,并通过恰当的问题引导法逐步引导学生探索矩阵乘法的运算规则,再通过例题计算让学生自己总结归纳其运算规律,利用特殊矩阵乘法进行拓展,利用矩阵乘法解决实际问题.这种教学设计符合学生的认知规律,让学生在动手解题过程中逐渐建构起矩阵乘法运算方法.

摘要： 针对韩信分油问题,先尝试可能的变化过程,并用状态向量表示;而后用matlab画出有向图;最后利用邻接矩阵的幂次方得到分油方案的最少步数并给出具体操作步骤.

摘要： 将卷积计算转化为矩阵乘法是FPGA上一种高效实现,而现有的转化方法无法根据卷积参数的不同动态调整,限制了卷积计算的并行度.提出一种新的动态余数处理映射模型.该映射模型包含有3个子模型:特征值映射模型,权值映射模型,和输出映射模型.特征值映射模型将特征值转化为特征值矩阵,权值映射模型将权值转化为权值矩阵,特征值矩阵和权值矩阵通过乘累加计算阵列得到卷积计算结果,由输出映射模型将卷积计算结果存储到内存中.在卷积计算过程中,卷积的输出通道数通常不是乘累加计算阵列行数的整数倍,3个子映射模型会根据产生的余数动态调整映射方法,提高乘累加计算阵列的利用率.通过实验表明,采用动态余数处理映射模型能够将余数并行度的倍数至多提高到卷积核大小,使整个加速器达到了更高的实际吞吐量和能量效率.

摘要： 矩阵乘法是数值分析以及图形图像处理算法的基础,通用的矩阵算法加速器设计一直是嵌入式系统设计的研究热点.但由于矩阵乘法计算复杂度高,处理效率低,常常成为嵌入式系统运算速度的瓶颈.为了在嵌入式领域更好的使用矩阵乘法,本文提出了基于MPSoC的软硬件协同加速的架构.在MPSoC的架构下,一方面设计了面向硬件约束的矩阵分块方法,从而实现了通用的矩阵乘法加速器系统;另一方面通过利用MPSoC下的多核架构,提出了相应的任务划分和负载平衡调度算法,提高幵行效率和整体系统加速比.实验结果表明文中架构及算法实现了通用的矩阵乘法计算,并且通过软硬件协同设计实现的多核开行调度算法与传统单核设计相比在计算效率方面得到了显著的提高。

摘要： 本文通过矩阵乘法中零因子的研究,给出了矩阵乘法消去律的条件.矩阵乘法是矩阵的一种基本运算，它满足结合律、分配律，但由于其乘法运算不同于数的乘法，不满足交换律。如果两矩阵满足AB=BA，则称A与B可交换，例如互逆矩阵AA-1=A-1A=E，对角阵Λ1Λ2=Λ2Λl等。因此，矩阵乘法不满足消去律：两个非零矩阵的乘积可能是零矩阵，即AB=0得不到A=0或B=0；进一步，AC=BC得不到A=B。

摘要： 矩阵乘法是最基本的矩阵运算之一,由于其计算密集的特点,适合于在FPGA上实现.本文在对矩阵乘法的执行周期进行分析的基础上,提出了一种在FPGA上实现矩阵乘法的并行算法,通过VHDL编程实现并在FPGA芯片上实际测试.结果表明在频率为154.53MHz的情况下,FPGA的浮点运算能力可达19.76Gflops.

摘要： 基于矩阵乘法秘密共享思想,提出了一种新的可压缩的图像秘密共享方案.本方案利用可压缩矩阵乘法算法直接生成影子图像,有效地克服了秘密图像需进行置乱预处理的缺陷,并且方案的复杂度较低.本方案生成的影子图像仅为原秘密图像的1/t,有效地压缩了影子图像的尺寸.

摘要： GPU作为简单多核处理器的典型代表,其强大的浮点运算能力使得其具有进行大规模科学运算的能力,统一架构GPU和相关的并行编程模型的出现在保持其强大运算能力的同时增加了可编程性。如何减少程序实际性能与GPU理想性能之间的差异也成为了利用GPU进行高性能计算时必须面对的问题。本文分析了提高计算访存比和降低访存平均延迟对CUDA程序性能的影响,并以GPU上矩阵乘法为例量化地分析了二者所带来的性能提升比例,总结了在CPU-GPU之间进行同步执行时最佳任务划分比例因子的求解公式,同样以矩阵乘法为该公式的正确性进行了验证。

摘要： GPU由于其计算能力高达数TFLOPS,被高性能计算领域用于加速并行运算.然而,GPU较低的峰值性能利用率和功耗效率,已经成为了系统性能进一步提升的瓶颈.为了解决这个问题,开始研究将TFLOPS级的DSP用于通用高性能计算领域.为了高效支撑通用高性能计算,本文提出了TFLOPS DSP的结构框架,并通过映射GotoBLAS库到该结构上,建立了GEMM在该结构上的性能模型.研究了影响GEMM效率的主要因素,包括性能、存储层次、核的大小以及核的数量.文章的最后总结了一些有指导意义的结论来帮助设计者们构建面向通用高性能计算高效的DSP.实验结果表明,通过尽可能少的硬件代价,可以在TFLOPS DSP上获得接近峰值的性能.

摘要： GPU由于其计算能力高达数TFLOPS,被高性能计算领域用于加速并行运算.然而,GPU较低的峰值性能利用率和功耗效率,已经成为了系统性能进一步提升的瓶颈.为了解决这个问题,开始研究将TFLOPS级的DSP用于通用高性能计算领域.为了高效支撑通用高性能计算,本文提出了TFLOPS DSP的结构框架,并通过映射GotoBLAS库到该结构上,建立了GEMM在该结构上的性能模型.研究了影响GEMM效率的主要因素,包括性能、存储层次、核的大小以及核的数量.文章的最后总结了一些有指导意义的结论来帮助设计者们构建面向通用高性能计算高效的DSP.实验结果表明,通过尽可能少的硬件代价,可以在TFLOPS DSP上获得接近峰值的性能.

摘要： GPU由于其计算能力高达数TFLOPS,被高性能计算领域用于加速并行运算.然而,GPU较低的峰值性能利用率和功耗效率,已经成为了系统性能进一步提升的瓶颈.为了解决这个问题,开始研究将TFLOPS级的DSP用于通用高性能计算领域.为了高效支撑通用高性能计算,本文提出了TFLOPS DSP的结构框架,并通过映射GotoBLAS库到该结构上,建立了GEMM在该结构上的性能模型.研究了影响GEMM效率的主要因素,包括性能、存储层次、核的大小以及核的数量.文章的最后总结了一些有指导意义的结论来帮助设计者们构建面向通用高性能计算高效的DSP.实验结果表明,通过尽可能少的硬件代价,可以在TFLOPS DSP上获得接近峰值的性能.

摘要： GPU由于其计算能力高达数TFLOPS,被高性能计算领域用于加速并行运算.然而,GPU较低的峰值性能利用率和功耗效率,已经成为了系统性能进一步提升的瓶颈.为了解决这个问题,开始研究将TFLOPS级的DSP用于通用高性能计算领域.为了高效支撑通用高性能计算,本文提出了TFLOPS DSP的结构框架,并通过映射GotoBLAS库到该结构上,建立了GEMM在该结构上的性能模型.研究了影响GEMM效率的主要因素,包括性能、存储层次、核的大小以及核的数量.文章的最后总结了一些有指导意义的结论来帮助设计者们构建面向通用高性能计算高效的DSP.实验结果表明,通过尽可能少的硬件代价,可以在TFLOPS DSP上获得接近峰值的性能.

摘要： GPU由于其计算能力高达数TFLOPS,被高性能计算领域用于加速并行运算.然而,GPU较低的峰值性能利用率和功耗效率,已经成为了系统性能进一步提升的瓶颈.为了解决这个问题,开始研究将TFLOPS级的DSP用于通用高性能计算领域.为了高效支撑通用高性能计算,本文提出了TFLOPS DSP的结构框架,并通过映射GotoBLAS库到该结构上,建立了GEMM在该结构上的性能模型.研究了影响GEMM效率的主要因素,包括性能、存储层次、核的大小以及核的数量.文章的最后总结了一些有指导意义的结论来帮助设计者们构建面向通用高性能计算高效的DSP.实验结果表明,通过尽可能少的硬件代价,可以在TFLOPS DSP上获得接近峰值的性能.

摘要： 提供了计算机实现的方法、计算机程序产品和装置。该方法包括将通过在第一数位方向上划分表示第一整数的第一整数数据而获得的多个第一整数元素当中的N×N个第一整数元素代入到具有N行和N列的第一矩阵中。该方法还包括将通过在第二数位方向上划分表示第二整数的第二整数数据而获得的多个第二整数元素当中的一个或多个第二整数元素中的每个代入到具有N行和N列的第二矩阵中的至少一个矩阵元素中。该方法还包括计算第三矩阵，第三矩阵是第一矩阵和第二矩阵的乘积。该方法包括输出第三矩阵中的每个矩阵元素作为第一整数和第二整数的乘积的计算中的部分乘积。

摘要： 一种用于预测当前块的样本的MIP方法（700）。该方法包括存储（s702）MIP权重矩阵的集合。该方法还包括确定（s704）当前块的宽度W和高度H。该方法进一步包括作为i）确定W=4和H=16或ii）确定W=16和H=4的结果，将mipSizeId变量设置（s706）为1。该方法进一步包括存储（s708）规定当前块的MIP预测模式的值predModeIntra。该方法进一步包括基于predModeIntra和mipSizeId变量的值来确定（s710）modeId值。并且该方法进一步包括从MIP权重矩阵的集合中选择（s712）要用于当前块的MIP权重矩阵，其中该选择基于modeId和mipSizeId变量的值。

摘要： 本发明公开了一种矩阵乘法器的实现方法，方法包括：配置第一乘法运算模块、第二乘法运算模块、保留进位加法运算模块和超前进位加法运算模块；将待运算的多个乘数根据矩阵乘法运算的需求分割成满足第一乘法运算模块和第二乘法运算模块所需的小矩阵；通过小矩阵进行矩阵的乘法运算生成多个部分积；通过保留进位加法运算模块对多个部分积根据不同的权重进行压缩至两个部分积；通过超前进位加法运算模块对两个部分积进行运算生成用于组成矩阵乘法结果的元素。根据本发明公开的方法能够减少矩阵运算所需的时钟周期，提高了计算模块的利用效率，减少了运算资源的浪费。

摘要： 本发明公开一种包括智能三维堆叠动态随机存取存储器架构的通用矩阵‑矩阵乘法(GEMM)数据流加速器半导体电路。所述通用矩阵‑矩阵乘法数据流加速器半导体电路包括：存储器存储体；外围查找表，存储在存储器存储体中；以及第一向量缓冲器，存储用作查找表中的行地址的第一向量。所述电路包括第二向量缓冲器及查找表缓冲器，第二向量缓冲器存储用作查找表中的列地址的第二向量，查找表缓冲器从查找表接收并存储查找表表项。所述电路还包括求取第一乘积与第二乘积的和的加法器以及存储所述和的输出缓冲器。查找表缓冲器确定第一向量与第二向量的乘积而不实行乘法运算。实施例包括用于减小潜伏时间的分级查找架构。累积结果以脉动方式传播。

摘要： 本发明公开了一种用于矩阵乘法密集型算法的可重构矩阵乘法加速系统，包括：缓存器、可重构矩阵乘法控制器、存储控制器、数据存储器和可重构运算阵列；本发明通过可重构矩阵乘法控制器预先统计矩阵乘法密集型算法中所有进行矩阵乘法运算的矩阵尺寸及矩阵乘法运算量，对算法中的各矩阵乘法进行分类，并确定可重构运算阵列的规模及所具有的工作模式，使得当待计算矩阵乘法输入系统中时，基于矩阵尺寸判断矩阵乘法的类别以确定可重构运算阵列的工作模式，并根据该工作模式对应配置存储控制器对矩阵进行分割，同时配置可重构运算阵列中运算单元的互联及可重构运算阵列中的数据流来完成矩阵乘法运算，大大提升矩阵乘法密集型算法中矩阵乘法的运算效率。

摘要： 本发明公开了一种矩阵乘法器的实现方法，方法包括：配置第一乘法运算模块、第二乘法运算模块、保留进位加法运算模块和超前进位加法运算模块；将待运算的多个乘数根据矩阵乘法运算的需求分割成满足第一乘法运算模块和第二乘法运算模块所需的小矩阵；通过小矩阵进行矩阵的乘法运算生成多个部分积；通过保留进位加法运算模块对多个部分积根据不同的权重进行压缩至两个部分积；通过超前进位加法运算模块对两个部分积进行运算生成用于组成矩阵乘法结果的元素。根据本发明公开的方法能够减少矩阵运算所需的时钟周期，提高了计算模块的利用效率，减少了运算资源的浪费。

摘要： 本发明公开一种基于FPGA的图神经网络高乘法器利用率的稀疏稠密矩阵乘法阵列，其通过一套乘加法阵列结构，将图神经网络中组合运算中的稀疏稠密乘法拆分，能将源自不同节点，数量不定的有效值累加在一起，得到所需的稀疏稠密矩阵乘法结果。此方法平均每个周期有超过95％乘法器在进行有效运算，且无需复杂的数据预处理，拥有节点特征向量的利用率高，所需乘法器数量较少等优点。

摘要： 公开了针对矩阵‑矩阵乘法分配处理线程。一种装置，包括处理器和存储指令的存储器。指令当由处理器执行时，使得处理器沿着第一矩阵的第一维度和该矩阵的第二维度执行第一矩阵的线程化。线程化表示用于分配给乘法算法的处理线程的第一矩阵的块大小，乘法算法用于确定表示第一矩阵和第二矩阵的乘积的第三矩阵。块大小包括沿着第一维度的第一块大小和沿着第二维度的第二块大小。第二矩阵与第一矩阵共用第二维度。指令当由处理器执行时，使得处理器向乘法算法提供表示第一块大小和第二块大小的数据。

摘要： 本发明提供了一种基于多成像投影架构的光学矩阵‑矩阵乘法计算系统及方法，包括：光源阵列模块，对输入的光学信号加载矩阵A的信息，得到携带矩阵A信息的光学信号；成像投影模块，携带矩阵A信息的光信号经过成像投影模块在x、y两个正交方向上分别得到具有不同位移步长和不同衍射角的子光束阵列；信号调制模块，加载矩阵B的信息，将携带矩阵A的信息的子光束与矩阵B的信息进行点乘操作，得到在不同位置的对应矩阵元素的相乘信息；探测模块，将携带矩阵相乘信息的光学信号进行会聚，实现对应角谱相乘信号的求和操作，得到矩阵‑矩阵相乘结果。相比于之前已经提出的各种光学矢量‑矩阵乘法系统，本发明可以在光域中直接实现两个大规模矩阵的乘法计算，充分利用了光学并行计算的优势，将为人工智能、数据中心、超算中心等具有海量算力需求的任务中对加速超大规模矩阵‑矩阵乘法计算提供通用的、高能效比和高度并行的新解决方法。

摘要： 公开了用于使用稀疏矩阵的分层表示来加速矩阵乘法计算的技术。一个实施例阐述了一种用于基于第一矩阵和第二矩阵来执行一个或更多个矩阵乘法运算的技术。该技术包括从第一遍历引擎接收与第一矩阵相关联的数据，第一遍历引擎经由第一树结构访问包括在第一矩阵中的非零元素。该技术还包括对与第一矩阵相关联的数据和与第二矩阵相关联的数据执行一个或更多个计算以产生多个部分结果。该技术还包括将多个部分结果组合成一个或更多个中间结果并且将一个或更多个中间结果存储在第一缓冲存储器中。