高密度封装

摘要： 随着半导体封装密度的提高,FBGA等单面封装形式被广泛采用。在这些封装中,由于其非对称结构容易发生翘曲,且大面积封装基板也越来越薄,降低翘曲的要求也越来越高。为了减少单面封装的翘曲,有报道称,通过提高玻璃化转变温度(T_(g))和降低封装材料的线膨胀系数来降低成型收缩率是有效的。然而,要保持环氧塑封料的高流动性并大幅降低成型收缩率是很困难的。将固化收缩率引入热粘弹性分析技术,明确了BGA封装翘曲的发生机制,采用降低高温弯曲模量的方法可以设计出具有低粘度、高流动性和低翘曲的环氧塑封料。

摘要： 针对传统模型存在较大分析误差的问题,提出高密度封装中互连结构差分串扰建模与分析.在对互连结构差分传输线耦合关系分析的基础上,建立了四线差分结构串扰模型.运用该模型对互连结构差分串扰中的电阻、电容以及电感进行等效分析,解决高密度封装中互连结构差分串扰问题.经试验证明,此次建立模型平均误差为0.042,满足抑制高密度封装中互连结构差分串扰问题的精度需求.

摘要： 近阶段高密度封装速度非常迅速,在这种情况下失效分析面临的挑战越来越大。在现实角度来讲使用常规失效分析方案很难符合密度封装需求,所以需要根据实际情况调整分析方案和手法。本文对成像技术和 x 射线以及失效分析技术进行了研究,得出了高密度封装具有的整体优势。

摘要： 封装是集成电路设计流程中非常重要的一环,是管芯的环境载体,提供了信息交互、电源供给、散热与结构强度.随着集成电路工艺发展,管脚数目越来越多、频率逐年翻番,只有采用管脚集成度更高、速率更快的倒装焊封装技术,才能满足设计要求.本文从版图布局开始,对重布线层设计、柱下金属层的加工、基板设计,以及与流片厂商、封装厂商数据交互,进行了归纳总结,为对倒装焊封装设计有需求的项目提供了参考意见,具有一定借鉴意义.

摘要： 伍尔特电子推出的Mag I^3C VDRM是Mag I^3C电源模块产品系列中的一款全新直流/直流电压转换器,采用T0263-7EP封装。转换器的输入电压范围为6至42V,可从9V、12V或24V工业总线进行转换。

摘要： 中科芯（58所）第一届检测技术研讨会拟定于2017年6月下旬在江苏无锡召开,特向广大检测工作者征集论文。征文内容如下：1）宇航集成电路可靠性检测评价方法;2）军用高密度封装集成电路的可靠性评价方法;3）微系统组建（板卡、模块、KGD）可靠性验证方法;4）军用塑封集成电路叮靠性检测新方法探讨；5）电子产品静电损伤及对策；6）DPA技术与方法；7）大规模集成电路任各种应力或非应力条件下的失效模式、机理及对策；8）大规模集成电路测试技术。

摘要： 如今IC器件的封装集成度越来越高,芯片的封装朝着小间距、高密度的方向发展.利用各向异性导电胶来实现高密度、高稳定性的倒装封装成为近几年的研究热点.本从国内外专利申请量、申请人等多方面进行统计分析.最后总结了在倒装封装用各向异性导电胶领域的国际、国内专利申请分布情况,并对该领域的发展路线进行了梳理.

摘要： 英国Pickering公司携最新PXI开关与程控电阻模块亮相PXI Show中国,PXI Show 2016中国活动于8月11日在西安、8月16日在武汉两地分别举行。本次展示产品包括Pickering公司PXI通用继电器模块、可编程电阻模块、射频与微波开关模块等。

摘要： 基于高温共烧陶瓷(HTCC)工艺,研制了一款32根引脚方形扁平无引线封装(CQFN)型微波外壳,外形尺寸仅为5mm×5mm×1.4mm。该外壳采用侧面挂孔的方式实现微波信号从基板底部到外壳内部带状线和键合区微带线的传输,底部增加了密集阵列接地过孔以消除高密度引脚间的耦合。对制作的外壳进行了微波性能测试,在C波段内的插入损耗小于0.5dB,驻波比小于1.3,隔离度大于30dB。该小型化表贴陶瓷外壳适用于C波段的微波单片集成电路(MMIC)的高品质气密封装,且便于批量化生产。

摘要： 针对超薄高密度芯片倒装键合，我们在超薄芯片的表面作用机理与高效剥离、基于飞行视觉的多自由度高精对准与高效贴片、键合界面接触电阻的建模计算及精确控制等方面取得重要进展。主要创新工作包括：（1）揭示了微薄芯片拾取过程中剥离与碎裂的竞争行为及其影响机理，发明了基于串并联混合机构的四自由度贴片装置及其力/位控制方法，实现了超薄芯片的无损拾取和多自由度高效高精贴片；（2）发明了基于多反射镜的飞行视觉定位装置，提出了多自由度调平、图像质量改善与超分辨率重建等图像处理方法，实现了高精快速定位；（3）揭示了超薄芯片倒装键合界面形成机理，发现了导电胶倒装键合中接触电阻“弯曲效应”，提出了键合压力、温度、基板张力等协同控制方法及装置；（4）研制了基于各向异性导电胶倒装热压焊工艺的高密度芯片倒装键合原型机，实现了最大芯片尺寸5 mm ×5 mm、芯片间距15μm的高密度芯片封装。%For ultra-thin high-density flip-chip bonding , great achievements , including ultra-thin chips'surface operat-ing mechanism and peeling , flying vision based precise alignment and efficient mounting , modeling , calculating and control of interface contact resistance , have been made during the research period .Major innovations in-cluded: ( 1 ) revealing a modest pickup chip peeling and chipping process and its impact on the competitive behavior of the mechanism , and inventing a series-par-allel hybrid mechanism based on four degrees of free-dom patch device and force /position control method to achieve a ultra-thin chips lossless efficient pick and multi-DOF high precision SMD; ( 2 ) inventing a flight vision method based on multi-vision mirror positioning device, proposing a multi-degree of freedom leveling , image quality improving and super-resolution recon-struction of image processing method to achieve a high-precision rapid positioning; ( 3 ) revealing a slim flip-chip bonding interface formation mechanism , discove-ring the conductive adhesive flip-chip bonding in con-tact resistance “bending effect”, put forwarding the bonding pressure , temperature , substrate tension coop-erative control method and apparatus; ( 4 ) based on ACF ( Anisotropic Conductive Film ) flip hot welding , developing a high-density flip-chip bonding apparatus prototype , based on which , the flip-chip bonding for high-density chips with maximum chip size 5mm × 5mm, pitch 15μm, is achieved.

摘要： 封装工业正在推动着印制线路板技术水平朝着半导体要求的方向发展。高密度印制线路板正广泛用于网络路由器、自动测试设备和服务器领域。高密度要求(>150 IO/cm2)正成为客户的普通需求。为满足现有的高密度封装要求，由于线宽、线距和通孔孔径正接近传统制作极限，普遍的方法就是不断增加印制线路板的层数。这些特征正驱动着印制线路板在基材、图象转移、蚀刻、电镀、阻焊、测试流程和对位系统的变化。该文主要讲述了印制线路板特性的变化趋势和利用对位模式和雷利分布去预测满足高级对位要求的能力以及印制线路板各流程中有关对准度的控制要点。

摘要： 本文介绍一种用于高速信号传输的铜聚酰亚胺多层基板.这种基板与厚膜共烧技术和薄膜多层技术相结合,对于高密度封装是有效的.以环境可靠性测试结果和高频评价为基础,这些产品可以应用于实际场合.

摘要： 在一些实施例中，提出了包括高密度无凸点内建层和密度较低的内核或无内核基板的集成电路封装。在这点上，介绍了一种设备，其具有第一元件以及耦合到所述第一元件的第二元件，所述第一元件包括：具有有源表面和至少一个侧面的微电子管芯；与所述至少一个微电子管芯侧面相邻的封装材料，其中所述封装材料包括至少一个与所述微电子管芯有源表面基本平齐的表面；设置在所述微电子管芯有源表面和所述封装材料表面的至少一部分上的第一电介质材料层；设置在所述第一电介质材料层上的多个内建层；以及设置在所述第一电介质材料层和所述内建层上并与所述微电子管芯有源表面电接触的多个导电迹线，所述第二元件包括具有多个电介质材料层的基板和用于将顶表面上的导电接触与底表面上的导电接触导电耦合的导电迹线，所述顶表面上的所述导电接触与所述第一元件的所述导电迹线导电耦合。还公开了其他实施例并主张其权利。

摘要： 本公开的实施例涉及高密度基板和具有高密度基板的堆叠式硅封装组件。提供了具有一种用于芯片封装组件的高密度布线的改进的互连基板、具有高密度基板的芯片封装组件及其制造方法，其利用具有被设置在低密度布线区域上的高密度布线区域的基板。在一个示例中，提供了一种用于制造互连基板的方法，该方法包括：通过在低密度布线区域的顶面上沉积种子层来形成高密度布线区域，在种子层上图案化掩模层，在种子层上形成多个导电柱，去除暴露在导电柱之间的掩模层和种子层，并且在导电柱之间沉积电介质层，其中至少一些导电柱被电耦合到包括低密度布线区域的导电布线。

摘要： 本发明涉及混合粉末的高密度成形方法、高密度成形装置及高密度三层结构粉末压坯。将基础金属粉末和低熔点的润滑剂粉末的混合物填充到第一模具（21D）中，填充按基础金属粉末平均粒径小的第一层用混合粉末（100F）、基础金属粉末平均粒径大的第二层用混合粉末（100S）以及基础金属粉末平均粒径小的第三层用混合粉末（100T）的顺序,向各层用混合粉末施加第一加压力成形中间粉末压坯（110），加热并将已升温的中间粉末压坯（110）装入第二模具（41D）中，且施加第二加压力成形高密度三层结构粉末压坯。

摘要： 公开了一种高密度光盘、一种用于在高密度光盘上记录地址和/或伺服信息的方法以及一种用于再现记录在高密度光盘上的数据的方法。数据以具有等于ECC(纠错码)单元的大小的预定大小的RUB(记录单元块)的单元被记录在高密度光盘上。该RUB的地址信息和/或主轴伺服控制操作所需的预定通道比特的主轴索引信息被记录在RUB的第一链接区或第二链接区中。因此，在光盘播放器的重放期间，无需使用附加的复杂解码操作就可以快速地识别出地址信息和/或主轴索引信息，使得可以随机访问用户所需的特定位置和可以容易控制基于CLV的主轴伺服操作。

摘要： 本发明涉及一种在高密度只读记录介质上记录地址的方法和一种含有因此而记录的地址的高密度只读记录介质。在根据本发明的高密度只读记录介质中，数据被记录在多个记录块，其中，每个块均由引入区、其中写有被ECC格式化和调制之后的数据的一部分的物理簇和引出区构成，且每个块在其引入和/或引出区中具有其地址。

摘要： 公开了一种高密度只读光盘、一种用于在高密度只读光盘上记录DI(盘信息)的方法以及一种用于再现记录在高密度只读光盘上的数据的方法。该DI记录方法用于在导入区或导出区的特定记录区中以多于预定的次数重复记录适用于高密度只读光盘的凹坑式DI。因此，能够快速读取记录在特定记录区域中的DI，并根据所读取的DI来正常再现数据。

摘要： 在一些实施例中，提出了包括高密度无凸点内建层和密度较低的内核或无内核基板的集成电路封装。在这点上，介绍了一种设备，其具有第一元件以及耦合到所述第一元件的第二元件，所述第一元件包括：具有有源表面和至少一个侧面的微电子管芯；与所述至少一个微电子管芯侧面相邻的封装材料，其中所述封装材料包括至少一个与所述微电子管芯有源表面基本平齐的表面；设置在所述微电子管芯有源表面和所述封装材料表面的至少一部分上的第一电介质材料层；设置在所述第一电介质材料层上的多个内建层；以及设置在所述第一电介质材料层和所述内建层上并与所述微电子管芯有源表面电接触的多个导电迹线，所述第二元件包括具有多个电介质材料层的基板和用于将顶表面上的导电接触与底表面上的导电接触导电耦合的导电迹线，所述顶表面上的所述导电接触与所述第一元件的所述导电迹线导电耦合。还公开了其他实施例并主张其权利。

摘要： 本发明涉及集成电路封装技术领域，具体公开了一种异构芯片高密度互连的扇出型封装结构，包括第一异构芯片、高密度互连单元、第二异构芯片、晶圆级塑封体、再布线层以及焊球，所述晶圆级塑封体的内部分别塑封有所述第一异构芯片、高密度互连单元和第二异构芯片，所述晶圆级塑封体的下表面形成所述再布线层，所述再布线层下表面的UBM处设有若干个所述焊球，所述焊球用于实现信号的引出。本发明还公开了一种异构芯片高密度互连的扇出型封装方法。本发明提供的异构芯片高密度互连的扇出型封装结构,突破传统RDL技术再布线层数限制，实现异构芯片高密度互连的晶圆级封装，安全可靠。

摘要： 本发明提供一种高密度封装体、引线框架、封装单元及封装方法，所述高密度封装阵列包括多个封装体，每一所述封装体包括一封装部及多个突出于所述封装部的引脚，每一所述封装体相邻的两个引脚通过阻挡条连接，每一所述封装体的引脚与相邻的封装体的阻挡条彼此分离。本发明的积极效果在于，将每一所述封装体的引脚与相邻的封装体的阻挡条彼此分离，减小了引脚占用的空间，提高了封装密度，能够提供一种高密度的封装阵列，且增大阻挡条与封装体的距离，在塑封时，模具的阻挡块可插入阻挡条与封装体之间，从根本上避免飞边产生。

摘要： 本实用新型公开了一种高密度封装引线框架结构，包括依次层叠设置的底部框架、至少一个引线框架和多个用于安装芯片且具有导电性的焊盘或凸起；每个所述引线框架包括自所述底部框架的顶面依次层叠设置的缓冲层和RDL线路层，所述焊盘或凸起设置于最远离所述底部框架的引线框架的RDL线路层上表面；所述缓冲层为低CTE值绝缘材料层，所述RDL线路层通过导通结构连接于所述底部框架的表面。本实用新型通过设置金属陶瓷混合型的引线框架结构，极大地解决了由于硅基与金属基板膨胀系数差值过大无法高密度安装芯片的问题，同时可以克服翘曲和均匀性不足这些缺陷。